diseño y la implementación de un chip de etiqueta totalmente integrado para la próxima generación de sistemas RFID pasivos a 5,8 GHz. es compatible con el protocolo de Código Electrónico de Producto (EPC-C1 G2) de clase 1, generación 2.
se diseñó y optimizó un rectificador diferencial de acoplamiento cruzado de una sola etapa para la sensibilidad y el rendimiento PCE.
presenta el análisis del presupuesto de enlace directo . El análisis completo de los enlaces ascendente y descendente se realizó en detalle en nuestros trabajos previos [13], [14], [15].
El chip de etiqueta, que incluye el front-end analógico y el procesador digital de banda base, está diseñado en el régimen subumbral (0,5 V) con una corriente de alimentación total inferior a 50 μA. Como unidad de recuperación de energía, se diseñó y fabricó una estructura rectificadora de accionamiento diferencial de una sola etapa con elementos MOS de voltaje umbral estándar (SVT) en un proceso CMOS comercial de 65 nm, para proporcionar 0,8 V de voltaje rectificado. Las mediciones realizadas en la estructura de una sola etapa muestran una eficiencia máxima de conversión de potencia del 69,6 % para una carga de 22 kΩ y una sensibilidad de –12,5 dBm, lo que corresponde a un alcance de lectura superior a 1 m. La eficiencia de conversión de potencia en este alcance es de aproximadamente el 64 %.
el trabajo presentado es el único chip transpondedor RFID con Front-End analógico ( AFE) y procesador totalmente integrados, que alcanza un rango de lectura de 25 cm a 5,8 GHz en mediciones preliminares. Cabe mencionar que las mediciones se realizaron sin una implementación de adaptación precisa ni se basaron en ganancias de antena optimizadas.
- Chip RFID en 5.8 GHz:
- Diseñado en 65 nm CMOS.
- Compatible con el protocolo EPC-C1 G2.
- Funciona en el régimen de sub-umbral (0.5 V) para minimizar el consumo de energía.
- Unidad de recolección de energía (Energy Harvesting):
- Basado en una arquitectura de rectificador de accionamiento diferencial (DDR).
- Diseñado para convertir la energía de la señal de RF en voltaje DC.
- Utiliza transistores MOS de umbral estándar (SVT) para operar en 65 nm CMOS.
- Unidad de gestión de energía (Power Management Unit - PMU):
- Incluye un regulador LDO de baja caída, operando en la región de sub-umbral.
- Diseñado para entregar una salida estable de 0.5 V.
- Bajo consumo de energía: quiescente de 28 nA en el amplificador de error y 48 nA en el LDO.
- Sistema de Comunicación RFID MIMO:
- Utiliza modulación ASK (Amplitude Shift Keying) para la transmisión y recepción de datos.
- Implementa un modulador de retrodispersión (backscattering) para la transmisión de datos.
- Incluye un detector de envolvente basado en DDR para la demodulación de señales.
Rendimiento del sistema
-
Eficiencia de conversión de energía:
- Máxima eficiencia de conversión de potencia (PCE) de 69.6% para una carga de 22 kΩ.
- Sensibilidad de -12.5 dBm, lo que permite un rango de lectura mayor a 1 metro.
- Eficiencia de conversión de voltaje (VCE) de 80%.
-
Consumo de energía ultra bajo:
- El chip completo consume 30 μW, permitiendo la operación pasiva.
- El AFE (Analog Front-End) consume menos de 500 nW.
- Cero consumo de energía en la transmisión, gracias al uso de un modulador de retrodispersión pasivo.
-
Desempeño en comunicación RFID:
- Rango de lectura inicial de 25 cm con antena de prueba.
- Se estima un rango de lectura final de 1 metro con una mejor red de adaptación y antena optimizada.
- Uso de antena MIMO para mejorar la detección en entornos con multitrayectoria.
-
Comparación con otros sistemas:
- Mejora en sensibilidad y eficiencia energética en comparación con otras implementaciones en 5.8 GHz.
- Compite con otras tecnologías RFID a 2.4 GHz, pero con una mejor integración y menor tamaño de antena.
- Uso de un solo rectificador en puente permite minimizar pérdidas y maximizar eficiencia.
No hay comentarios.:
Publicar un comentario